ADC08DJ3200 器件是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。在双通道下，ADC08DJ3200 的最大采样率为 3200MSPS，单通道模式下的最大采样率为 6400MSPS。通道数（双通道模式）和奎斯特带宽（单通道模式）的可编程交换功能可用于开发灵活的硬件，以满足高通道数或宽瞬时信号带宽 应用的需求。8.0GHz 的全功率输入带宽 (-3dB)，可用频率在双通道和单通道模式下均超过 -3dB，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。

ADC08DJ3200 采用具有多达 16 个串行通道和子类 1 兼容性的高速 JESD204B 输出接口，可实现确定性延迟和多器件同步。串行输出通道支持高达 12.8Gbps 的速率，并可配置交换位速率和通道数。 速率为 5GSPS 时，总共只需运行 4 个速率为 12.5Gbps 的通道，也可使用 16 个通道将通道速率降低至 3.125Gbps。 创新同步 具有无噪声孔径延迟 (T_AD) 调节和 SYSREF 窗口等创新的同步特性，简化了相控阵雷达和 MIMO 通信的系统设计。

• ADC 内核：
  • 8 位分辨率
  • 单通道模式下采样率高达 6.4GSPS
  • 双通道模式下采样率高达 3.2GSPS
• 性能规格 (fIN = 997MHz)：
  • ENOB：7.8 位
  • SFDR：
    • 双通道模式：67dBFS
    • 单通道模式：62dBFS
• VCMI 为 0V 时的缓冲模拟输入：
  • 模拟输入带宽 (-3dB)：8.0GHz
  • 可用输入频率范围：>10GHz
  • 满量程输入电压（VFS，默认值）：0.8VPP
  • 模拟输入共模电压 (VICM)：0V
• 无噪声孔径延迟 (TAD) 调节：
  • 采样精度控制：19fs 步长
  • 简化同步和交错
  • 温度和电压不变延迟
• 简便易用的同步 特性：
  • 自动 SYSREF 计时校准
  • 样片标记时间戳
• JESD204B 串行数据接口：
  • 支持子类 0 和 1
  • 最大通道速率：12.8Gbps
  • 多达 16 个通道可降低通道速率
• 功耗：2.8W
• 电源电压：1.1V、1.9V

• Sample rate (Max) (MSPS)
• 3200, 6400
• Resolution (Bits)
• 8
• Number of input channels
• 2, 1
• Interface type
• JESD204B
• Analog input BW (MHz)
• 8000
• Features
• Ultra High Speed
• Rating
• Catalog
• Input range (Vp-p)
• 0.8
• Power consumption (Typ) (mW)
• 2800
• Architecture
• Folding Interpolating
• SNR (dB)
• 49.4
• ENOB (Bits)
• 7.8
• SFDR (dB)
• 69
• Operating temperature range (C)
• -40 to 85
• Input buffer
• Yes

ADC08DJ3200的完整型号有：ADC08DJ3200AAV、ADC08DJ3200AAVT，以下是这些产品的关键参数及官网采购报价：

ADC08DJ3200AAV，工作温度：-40 to 85，封装：FCBGA (AAV)-144，包装数量MPQ：1个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SNAGCU，TI官网ADC08DJ3200AAV的批量USD价格：868（1000+）

ADC08DJ3200AAVT，工作温度：-40 to 85，封装：FCBGA (AAV)-144，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SNAGCU，TI官网ADC08DJ3200AAVT的批量USD价格：868（1000+）

ADC08DJ3200EVM — ADC08DJ3200 8 位双通道 3.2GSPS 或单通道 6.4GSPS 射频采样 ADC 评估模块

ADC08DJ3200 评估模块 (EVM) 可用于评估 ADC08DJ3200 器件。ADC08DJ3200 是一款采用 JESD204B 接口的低功耗、8 位、双通道 3.2GSPS 或单通道 6.4GSPS 射频采样模数转换器 (ADC)，包含缓冲模拟输入、具有可编程数控振荡器 (NCO) 的集成数字下变频器和抽取设置。

ADC08JD3200EVM 具有变压器耦合模拟输入，可适应广泛的信号源和频率。该 EVM 包含 LMX2582 时钟合成器和 LMK04828 JESD204B 时钟生成器，可以将其配置为提供超低抖动 ADC 器件时钟和 SYSREF，从而实现完整的 JESD204B (...)

TI-JESD204-IP — JESD204 快速设计 IP，用于连接到 TI 高速数据转换器的 FPGA

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP将帮助设计人员节省固件开发时间并简化 FPGA 集成。

JESD204 快速设计 IP 免专利费，可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路，该链路可定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

ADC12DJxx00 GUI (Rev. A)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

FREQ-DDC-FILTER-CALC — 射频采样频率规划器、模拟滤波器和 DDC Excel 计算器

此 Excel 计算器为系统设计人员提供了一种方法，可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能：频率规划、模拟滤波和抽取滤波器杂散位置。

在概念阶段，频率规划工具可微调 ADC 采样率和输入频率位置，以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活；而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段，且只提供采样率调优。

外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能；模拟滤波器工具可在设计阶段提供相关帮助。

在系统启动期间，如果快速傅里叶变换 (FFT) (...)

TIDA-01022 — 适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计

此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数，如高速多通道时钟生成功能的时钟抖动和偏斜（这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟）。此参考设计演示了一种多通道 AFE 和时钟解决方案，采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案，可实现最佳的系统性能

TIDA-01021 — 适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计

High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)