ADC12DJ3200 器件是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。在双通道下，ADC12DJ3200 的最大采样率为 3200MSPS，单通道模式下的最大采样率为 6400MSPS。通道数（双通道模式）和奎斯特带宽（单通道模式）的可编程交换功能可用于开发灵活的硬件，以满足高通道数或宽瞬时信号带宽 应用的需求。8.0GHz 的全功率输入带宽 (-3dB)，可用频率在双通道和单通道模式下均超过 -3dB，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。

ADC12DJ3200 采用具有多达 16 个串行通道和子类 1 兼容性的高速 JESD204B 输出接口，可实现确定性延迟和多器件同步。串行输出通道支持高达 12.8Gbps 的速率，并可配置交换位速率和通道数。 创新同步 具有无噪声孔径延迟 (T_AD) 调节和 SYSREF 窗口等创新的同步特性，简化了相控阵雷达和 MIMO 通信的系统设计。 采用双通道模式的可选数字下变频器 (DDC) 可以降低接口速率（实际和复杂抽取模式），支持数字化信号混合（仅复杂抽取模式）。

• ADC 内核：
  • 12 位分辨率
  • 单通道模式下采样率高达 6.4GSPS
  • 双通道模式下采样率高达 3.2GSPS
• 性能规格：
  • 本底噪声（无信号，VFS = 1.0VPP-DIFF）：
    • 双通道模式：–151.8dBFS/Hz
    • 单通道模式：–154.6dBFS/Hz
  • HD2、HD3：–65dBc，高达 3GHz
• VCMI 为 0V 时的缓冲模拟输入：
  • 模拟输入带宽 (-3dB)：8.0GHz
  • 可用输入频率范围：>10GHz
  • 满量程输入电压（VFS，默认值）：0.8VPP
  • 模拟输入共模电压 (VICM)：0V
• 无噪声孔径延迟 (TAD) 调节：
  • 采样精度控制：19fs 步长
  • 简化同步和交错
  • 温度和电压不变延迟
• 简便易用的同步 特性：
  • 自动 SYSREF 计时校准
  • 样片标记时间戳
• JESD204B 串行数据接口：
  • 支持子类 0 和 1
  • 最大通道速率：12.8Gbps
  • 多达 16 个通道可降低通道速率
• 双通道模式下的数字下变频器：
  • 实际输出：DDC 旁路或双倍抽取
  • 复杂输出：4 倍、8 倍或 16 倍抽取
  • 每个 DDC 均具有四个独立的 32 位 NCO
• 功耗：3W
• 电源电压：1.1V、1.9V

• Sample rate (Max) (MSPS)
• 3200, 6400
• Resolution (Bits)
• 12
• Number of input channels
• 2, 1
• Interface type
• JESD204B
• Analog input BW (MHz)
• 8000
• Features
• Ultra High Speed
• Rating
• Catalog
• Input range (Vp-p)
• 0.8
• Power consumption (Typ) (mW)
• 3000
• Architecture
• Folding Interpolating
• SNR (dB)
• 57.6
• ENOB (Bits)
• 9
• SFDR (dB)
• 75
• Operating temperature range (C)
• -40 to 85
• Input buffer
• Yes

ADC12DJ3200的完整型号有：ADC12DJ3200AAV、ADC12DJ3200AAVT、ADC12DJ3200ZEG、ADC12DJ3200ZEGT，以下是这些产品的关键参数及官网采购报价：

ADC12DJ3200AAV，工作温度：-40 to 85，封装：FCBGA (AAV)-144，包装数量MPQ：1个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SNAGCU，TI官网ADC12DJ3200AAV的批量USD价格：1773.92（1000+）

ADC12DJ3200AAVT，工作温度：-40 to 85，封装：FCBGA (AAV)-144，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SNAGCU，TI官网ADC12DJ3200AAVT的批量USD价格：1773.92（1000+）

ADC12DJ3200ZEG，工作温度：-40 to 85，封装： (ZEG)-144，包装数量MPQ：168个，MSL 等级/回流焊峰值温度：Level-3-235C-168 HR，引脚镀层/焊球材料：SN/PB，TI官网ADC12DJ3200ZEG的批量USD价格：2128.704（1000+）

ADC12DJ3200ZEGT，工作温度：-40 to 85，封装： (ZEG)-144，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-235C-168 HR，引脚镀层/焊球材料：SN/PB，TI官网ADC12DJ3200ZEGT的批量USD价格：2128.704（1000+）

ADC12DJ3200EVM — ADC12DJ3200 12 位双通道 3.2GSPS 或单通道 6.4GSPS 射频采样 ADC 评估模块

ADC12DJ3200 评估模块 (EVM) 可用于评估器件 ADC12DJ3200。ADC12DJ3200 是一款具有缓冲模拟输入的低功耗、12 位、双通道（3.2GSPS/通道）6.4GSPS、射频采样模数转换器 (ADC)，集成了具有可编程 NCO 和抽取设置（包括非抽取 12 位和 8 位 ADC 输出）的数字下变频器，该变频器具有 JESD204B 接口。该 EVM 具有变压器耦合模拟输入，可适应各种信号源和频率。该 EVM 包含 LMX2582 时钟合成器和 LMK04828 JESD204B 时钟生成器，可以将其配置为提供超低抖动 ADC 器件时钟和 (...)

ABACO-3P-FMC134 — Abaco Systems direct RF-conversion 4-channel 3.2-GSPS or 2-channel 6.4-GSPS ADC FPGA mezzanine card

The Abaco FMC134 provides four 12-bit 3.2-GSPS or two 12-bit 6.4-GSPS analog-to-digital converters (ADCs). The module highlights the Texas Instruments ADC12DJ3200 two-channel, 12-bit, 3.2-GSPS ADC (two) in a daughtercard with an FPGA mezzanine card (FMC) connector using the JEDEC JESD204B (...)

发件人： Abaco Systems

ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...) 发件人： Annapolis Micro Systems

PENTEK-3P-71141-XMC — Pentek Model 71141 1-Ch. 6.4 GHz or 2-Ch. 3.2 GHz ADC, 2-Ch 6.4 GHz DAC Kintex UltraScale - XMC

您可以考虑将采用 ADC12DJ3200 的现成完整电路板用于加速项目进程。Pentek Jade® Model 71141 是一款采用德州仪器 (TI) ADC12DJ3200 ADC 的理想雷达和软件无线电接口解决方案。除 6.4GSPS DAC 外，Pentek 解决方案还可提供单通道 6.4GSPS 12 位 ADC 或双通道 3.2GSPS 12 位 ADC，从而支持与采用 VITA 42.0 XMC 形式、具有 5GB DDR4 SDRAM 和 PCI Express 接口的 Xilinx Kintex Ultrascale FPGA 搭配使用。Pentek 还提供支持 (...)

发件人： Pentek Inc.

TI-JESD204-IP — JESD204 快速设计 IP，用于连接到 TI 高速数据转换器的 FPGA

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP将帮助设计人员节省固件开发时间并简化 FPGA 集成。

JESD204 快速设计 IP 免专利费，可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路，该链路可定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

Arria10 + ADC12DJ3200 JMODE0 Design Firmware

此高速数据转换器专业 GUI 是一款 PC 程序（兼容 Windows XP/7/10），旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供定制模式，以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)

ADC12DJ3200 S-Parameter Model

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

FREQ-DDC-FILTER-CALC — 射频采样频率规划器、模拟滤波器和 DDC Excel 计算器

此 Excel 计算器为系统设计人员提供了一种方法，可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能：频率规划、模拟滤波和抽取滤波器杂散位置。

在概念阶段，频率规划工具可微调 ADC 采样率和输入频率位置，以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活；而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段，且只提供采样率调优。

外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能；模拟滤波器工具可在设计阶段提供相关帮助。

在系统启动期间，如果快速傅里叶变换 (FFT) (...)

TIDA-01022 — 适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计

此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数，如高速多通道时钟生成功能的时钟抖动和偏斜（这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟）。此参考设计演示了一种多通道 AFE 和时钟解决方案，采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案，可实现最佳的系统性能

TIDA-010122 — 同步多通道射频系统数据转换器 DDC 和 NCO 特性的参考设计

由于 5G 的兴起，大规模多输入多输出 (mMIMO)、相控阵雷达和通信有效载荷等应用需要进行相应的调整，由此带来了同步设计挑战，该参考设计可解决这些挑战。典型射频前端包括模拟域中的天线、低噪声放大器 (LNA)、混频器、本机振荡器 (LO)，以及数字域中的模数转换器、数字控制振荡器 (NCO) 和数字下变频器 (DDC)。要实现总体系统同步，这些数字块需要与系统时钟进行同步。该参考设计使用 ADC12DJ3200 数据转换器，通过将片上 NCO 与 SYNC~ 进行同步获得确定性延迟，以此在多个接收器上实现小于 5ps 的通道间偏移，并使用无噪声孔径延迟调节（tAD (...)

TIDA-01028 — 适用于高速示波器和宽带数字转换器的 12.8-GSPS 模拟前端参考设计

此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现。交错需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现相移。此功能还可用于最大限度地减少交错 ADC 常见的失配问题：最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树，该时钟树通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。

TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计

此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分。此外，它还使用高性能 HotRod封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。

TIDA-01442 — 适用于 L、S、C 和 X 带的直接射频采样雷达接收器参考设计

此参考设计利用 ADC12DJ3200 评估模块 (EVM) 演示直接射频采样接收器，适用于在 HF、VHF、UHF、L、S、C 和部分 X 带上运行的雷达。模数转换器 (ADC) 的宽模拟输入带宽和高采样率 (6.4GSPS) 可为单通道或双通道 ADC 提供多频带覆盖。该 ADC 具有直接射频采样功能，取消了对多个降压转换级的需求，减少了组件数量，因此降低了系统整体的复杂性。

TIDA-01021 — 适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计

High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)

TIDA-01024 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊链时钟参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏斜低于 (...)

TIDA-01023 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件，支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏差低于 (...)