ADC12J1600 和 ADC12J2700 器件为宽带采样和数字调谐器件。德州仪器 (TI) 的千兆次采样模数转换器 (ADC) 技术支持采用射频直接对大范围频谱采样。集成 DDC（数字下变频器）可进行数字滤波和下变频转换。所选频率块适用于 JESD204B 串行接口。数据以基带 15 位复数信息形式输出，以减轻下游处理压力。根据数字下变频器 (DDC) 抽取率和链接输出率设置，该数据将通过串行接口的 1 至 5 通道输出。

DDC 旁路模式还支持输出全速率 12 位原始 ADC 数据。此运行模式需要 8 个串行输出通道。

ADC12J1600 和 ADC12J2700 器件采用 68 引脚超薄四方扁平无引线 (VQFN) 封装。该器件的工业环境运行温度范围为 –40°C ≤ T_A ≤ 85°C。

• 出色的噪声和线性性能，最高可达 FIN = 3GHz 以上
• 可配置数字下变频器 (DDC)
• 抽取因数范围为 4 至 32（复杂基带输出）
• 旁路模式适用于整个奈奎斯特输出带宽
• 在 4x 抽取率和 2700MSPS 条件下，可用输出带宽为 540MHz
• 在 4x 抽取率和 1600MSPS 条件下，可用输出带宽为 320MHz
• 在 32x 抽取率和 2700MSPS 条件下，可用输出带宽为 67.5MHz
• 在 32x 抽取率和 1600MSPS 条件下，可用输出带宽为 40MHz
• 低引脚数目 JESD204B 子类 1 接口
• 自动优化输出通道计数
• 嵌入式低延迟信号范围指示
• 低功耗
• 主要规格：
  • 最大采样率：1600 或 2700MSPS
  • 最小采样率：1000MSPS
  • DDC 输出字大小：15 位复数（共 30 位）
  • 旁路输出字大小：12 位偏移二进制数
  • 噪底：–147.3dBFS/Hz (ADC12J2700)
  • 噪底：–145dBFS/Hz (ADC12J1600)
  • 三阶互调失真 (IMD3)：?64dBc（?13dBFS 时，FIN = 2140MHz ± 30MHz）
  • 全功率带宽 (FPBW) (–3dB)：3.2GHz））
  • 峰值噪声功率比 (NPR)：46dB
  • 电源电压：1.9V 和 1.2V
  • 功耗
    • 旁路 (2700MSPS)：1.8W
    • 旁路 (1600MSPS)：1.6W
    • 断电模式：< 50mW

• Sample rate (Max) (MSPS)
• 1600
• Resolution (Bits)
• 12
• Number of input channels
• 1
• Interface type
• JESD204B
• Analog input BW (MHz)
• 3200
• Features
• Ultra High Speed
• Rating
• Catalog
• Input range (Vp-p)
• 0.725
• Power consumption (Typ) (mW)
• 1600
• Architecture
• Folding Interpolating
• SNR (dB)
• 55.3
• ENOB (Bits)
• 8.8
• SFDR (dB)
• 75
• Operating temperature range (C)
• -40 to 85
• Input buffer
• Yes

ADC12J1600的完整型号有：ADC12J1600NKE、ADC12J1600NKER、ADC12J1600NKET，以下是这些产品的关键参数及官网采购报价：

ADC12J1600NKE，工作温度：-40 to 85，封装：VQFN (NKE)-68，包装数量MPQ：168个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网ADC12J1600NKE的批量USD价格：639.138（1000+）

ADC12J1600NKER，工作温度：-40 to 85，封装：VQFN (NKE)-68，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网ADC12J1600NKER的批量USD价格：637.138（1000+）

ADC12J1600NKET，工作温度：-40 to 85，封装：VQFN (NKE)-68，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网ADC12J1600NKET的批量USD价格：639.138（1000+）

TI-JESD204-IP — JESD204 快速设计 IP，用于连接到 TI 高速数据转换器的 FPGA

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP将帮助设计人员节省固件开发时间并简化 FPGA 集成。

JESD204 快速设计 IP 免专利费，可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路，该链路可定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件

此高速数据转换器专业 GUI 是一款 PC 程序（兼容 Windows XP/7/10），旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供定制模式，以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)

ADC12J4000 IBIS-AMI Model (Rev. A)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

FREQ-DDC-FILTER-CALC — 射频采样频率规划器、模拟滤波器和 DDC Excel 计算器

此 Excel 计算器为系统设计人员提供了一种方法，可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能：频率规划、模拟滤波和抽取滤波器杂散位置。

在概念阶段，频率规划工具可微调 ADC 采样率和输入频率位置，以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活；而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段，且只提供采样率调优。

外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能；模拟滤波器工具可在设计阶段提供相关帮助。

在系统启动期间，如果快速傅里叶变换 (FFT) (...)

TIDA-00432 — 将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步

此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件，并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据，测试结果显示出 50ps 内的同步，未使用特性化电缆，也未校准传播延迟。