ADC16DX370 器件是一款单片双通道高性能模数转换器，此转换器能够以 370MSPS 的采样速率将模拟输入信号转换为 16 位数字字。 这款转换器使用具有集成输入缓冲器的差分管道式架构，以便在保持低功耗的同时提供出色的动态性能。

集成输入缓冲器消除了来自内部开关电容器采样电路的电荷回馈噪声，并且简化了驱动放大器、抗混叠滤波器以及阻抗匹配的系统级设计。 一个输入采样时钟分频器用可配置相位选择提供整数分频比，以简化系统计时。 集成低噪声电压基准在无需外部去耦合电容器的情况下简化电路板级设计。 在 56 引脚，8mm x 8mm WQFN 封装中，通过一个 JESD204B 1 子类接口提供输出数字数据。 可使用 SPI 来配置与 1.2V 至 3V 逻辑电路兼容的器件。

• 分辨率：16 位
• 转换率：370MSPS
• 1.7VP-P 输入满量程范围
• 性能：
  • 输入：150MHz，-3dBFS
    • 信噪比 (SNR)：69.6dBFS
    • 噪声频谱密度：-152.3dBFS/Hz
    • 无寄生动态范围 (SFDR)：88dBFS
    • 非 HD2 和非 HD-3 寄生信号：-90dBFS
• 功率耗散：每通道 800mW
• 缓冲模拟输入
• 无外部旁路的片上精密基准
• 支持相位同步的输入采样时钟分频器（1、2、4 或 8 分频）
• JESD204B 1 子类串行数据接口
  • 信道速率高达 7.4Gb/s
  • 可配置为每通道 1 条或 2 条信道
• 快速超范围信号
• 4 线制，1.2V，1.8V，2.5V 或 3V 兼容串行外设接口 (SPI)
• 56 引脚超薄四方扁平无引线 (WQFN) 封装，（8mm x 8mm，引脚间距 0.5mm）

应用范围

• 高中频 (IF) 采样接收器
• 多载波基站接收器
  • GSM/EDGE，CDMA2000，UMTS，LTE，WiMax
• 多样性、多模式和多波段接收器
• 数字预失真
• 测试和测量设备
• 通信仪器仪表
• 便携式仪表

All trademarks are the property of their respective owners.

• Sample rate (Max) (MSPS)
• 370
• Resolution (Bits)
• 16
• Number of input channels
• 2
• Interface type
• JESD204B
• Analog input BW (MHz)
• 800
• Features
• High Performance
• Rating
• Catalog
• Input range (Vp-p)
• 1.7
• Power consumption (Typ) (mW)
• 1607
• Architecture
• Pipeline
• SNR (dB)
• 70
• ENOB (Bits)
• 11.2
• SFDR (dB)
• 88
• Operating temperature range (C)
• -40 to 85
• Input buffer
• Yes

ADC16DX370的完整型号有：ADC16DX370RMER、ADC16DX370RMET，以下是这些产品的关键参数及官网采购报价：

ADC16DX370RMER，工作温度：-40 to 85，封装：WQFN (RME)-56，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网ADC16DX370RMER的批量USD价格：256.52（1000+）

ADC16DX370RMET，工作温度：-40 to 85，封装：WQFN (RME)-56，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网ADC16DX370RMET的批量USD价格：258.52（1000+）

ADC16DX370EVM — ADC16DX370 评估模块

The ADC16DX370EVM is an evaluation module used forevaluation oftheADC16DX370. The ADC16DX370 is a low power, 16-bit, 370-MSPS analog to digital converter (ADC) with a buffered analog input, and outputs featuring a JESD204B interface operating at up to 7.4Gb/s. The EVM has (...)

TSW16DX370EVM — TSW16DX370EVM 评估模块

TSW16DX370EVM 是一个用于评估高性能接收器中频超外差子系统解决方案的参考设计板，包括德州仪器(TI) 的以下产品：

• 具有集成中频放大器的 TRF37B32 双下变频混频器
• LMH6517 双路数字控制型可变增益放大器 (DVGA)
• ADC16DX370 双通道 16 位模数转换器 (ADC)
• 具有集成 VCO 的 LMX2581 宽带频率合成器
• LMK04828 超低抖动合成器和抖动消除器

此参考设计具有 700-2700MHz 的宽射频输入范围、100MHz 以上的中频带宽、368.64MSPS 的采样率以及 7.37Gb/s 的高速串行数据输出速率，所有这些特征源于板载 61.44MHz (...)

TI-JESD204-IP — JESD204 快速设计 IP，用于连接到 TI 高速数据转换器的 FPGA

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP将帮助设计人员节省固件开发时间并简化 FPGA 集成。

JESD204 快速设计 IP 免专利费，可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路，该链路可定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件

此高速数据转换器专业 GUI 是一款 PC 程序（兼容 Windows XP/7/10），旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供定制模式，以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)

ADC16DX370 IBIS Model (Rev. A)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

TIDA-00360 — 具有 16 位 ADC 和 100MHz IF 带宽的 700–2700MHz 双通道接收器参考设计

随着客户对无线网络提供更快数据链路的需求不断增长，这促使收发器硬件实现要求越来越严苛的性能，并且具有足够的带宽以支持更大的标准化多载波频段（在某些情况下具有频段聚合）以及足够的接收器灵敏度和动态范围，从而在存在强阻塞信号（这在繁忙环境中很常见）的情况下正常工作。该参考设计介绍了具有 16 位采样器且可实现 100MHz 以上带宽的射频 (RF) 接收器参考设计，其中包括下变频混频器、数字可变增益放大器 (DVGA)、高速流水线模数转换器 (ADC)、本地振荡器 (LO) 射频合成器和抖动清除时钟发生器。

TIDA-00353 — JESD204B 串行链路的均衡器优化

采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC)，该转换器利用去加重均衡技术来准备供传输的 7.4 Gbps 串行数据。通过配置，用户可以优化输出驱动器的去加重设置 (DEM) 和输出电压摆幅设置 (VOD)，以便反向匹配信道特征。实验表明可通过 20 英寸 FR-4 材料以全数据速率接收清晰的数据眼图。

TIDA-00153 — 采用高速 ADC 的 JESD204B 链路延时设计

JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处（包括增大的信道密度）。此参考设计解决了其中一个采用新接口的挑战：理解并设计链路延迟。一个示例实现了确定性延迟，确定包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。