CDCEL824 是一款基于锁相环 (PLL) 的模块化、低成本、高性能可编程时钟合成器/乘法器/除法器。 该器件最多可从单输入频率中生成四个输出时钟。 在系统内最多可使用两个独立可配置 PLL 在任何时钟频率下（最高可达 201MHz）对各输出进行编程。

CDCEL824 具备一个独立的输出电源引脚 V_DDOUT，其电压为 1.8V。

此输入接受一个外部晶振或 LVCMOS 时钟信号。 对于晶振输入，片上负载电容足以满足大多数应用的要求。 负载电容值可在 0pF 至 20pF 的范围内设定。

例如，深 M/N 分频比可从 27MHz 基准输入频率中生成零 ppm 音频/视频、网络互联（无线局域网 (WLAN)、、以太网、全球定位系统 (GPS)）或接口（通用串行总线 (USB)、IEEE1394、记忆棒）时钟。

该器件会根据 PLL 频率和分频器设置自动调整内部环路滤波器组件，从而使各 PLL 具备较高稳定性和优化的抖动传输特性。

为了轻松实现器件自定义来满足应用需要，该器件支持使用非易失性 EEPROM 进行编程。 该器件预设为采用默认出厂配置，允许在安装于印刷电路板 (PCB) 前按照另一种应用配置重新编程，或者通过系统内部编程进行重新编程。 所有器件设置均可通过串行数据/串行时钟 (SDA/SCL) 总线（一种二线制串行接口）进行编程。

三个可自由编程的控制输入（S0、S1 和 S2）可用于选择不同频率或其他控制功能，包括将输出禁用为低电平、在高阻抗状态下输出、断电以及 PLL 旁路等。

CDCx824 可在 1.8V 电压的作用下运行，其运行温度范围为 –40°C 至 85°C。

• 灵活的时钟驱动器
  • 3 个用户定义的控制输入 [S0/S1/S2]：例如，开关频率、输出使能或断电
  • 启用 0-PPM 时钟生成
• 系统内可编程性和 EEPROM
  • 串行可编程易失性寄存器
  • 非易失性 EEPROM 以存储客户设置
• 灵活的输入计时理念
  • 外部晶振：20MHz 至 30MHz
  • 单端低电压互补金属氧化物半导体 (LVCMOS) 高达 130MHz
• 高达 201MHz 的可选输出频率
• 低噪声 PLL 内核
  • 集成了 PLL 环路滤波器组件
  • 低周期抖动（典型值为 80ps）
• 1.8V 器件电源
• 温度范围：–40°C 至 85°C
• 采用薄型小外形尺寸 (TSSOP) 封装

应用

• 激光测距应用

• Function
• Clock generator
• Number of outputs
• 4
• Output frequency (Max) (MHz)
• 201
• Core supply voltage (V)
• 1.8
• Output supply voltage (V)
• 1.8
• Input type
• XTAL, LVCMOS
• Output type
• LVCMOS
• Operating temperature range (C)
• -40 to 85
• Features
• Integrated EEPROM, Spread-spectrum clocking (SSC)
• Rating
• Catalog

CDCEL824的完整型号有：CDCEL824PWR，以下是这些产品的关键参数及官网采购报价：

CDCEL824PWR，工作温度：-40 to 85，封装：TSSOP (PW)-16，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网CDCEL824PWR的批量USD价格：.77（1000+）

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。