CDCLVC1310 是一款多用途、低抖动、低功率时钟扇出缓冲器，此缓冲器可将来自 3 个输入中的 1 个分配到 10 个低抖动 LVCOMS 时钟输出，这 3 个输入的主和副输入特有差分或者单端信号和晶振输入。 此类缓冲器适合用于多种移动和有线基础设施、数据通信、计算、低功率医疗成像和便携式测试和测量应用。 当输入为非法电平时，此输出在一个确定的状态上。 可将内核电压设定在 2.5V 或 3.3V 上，将输出设定在 1.5V，1.8V，2.5V 或 3.3V 上。引脚编程可轻松地配置 CDCLVC1310。 总体附加抖动性能为 25fs_RMS（典型值）。 CDCLVC1310 封装在小型 32 引脚 5mm x 5mm QFN 封装内。

• 支持 -169dBc/Hz 超低本底噪声的高性能晶振缓冲器
• 附加的相位噪声/抖动性能为 25fsRMS（典型值）
• 具有 3.3V 或 2.5V 内核电压和 3.3V，2.5V，1.8V 或 1.5V 输出电源的电平转换
• 器件输入包括主级、次级和晶振输入并可使用输入 MUX 进行手工选择（通过引脚）。 主级和次级输入能够接受低电压正射极耦合逻辑 (LVPECL)，低压差分信号 (LVDS)，主机时钟信号电平 (HCSL)，SSTL 或者低压 CMOS (LVCMOS) 信号和晶振输入。
  • 支持8MHz 至 50MHz 的晶振频率
  • 支持高达 200MHz 的差分和单端输入频率。
• 10 个单端 LVCMOS 输出。 输入可运行在 1.5V，1.8V，2.5V 或者 3.3V 的电源电压下。
  • LVCOMS 输出运行频率高达 200MHz
  • 输出偏移为 30ps（典型值）
  • 总传播延迟为 2ns（典型值）
  • 同步和无毛刺脉冲输出启用可用
• 采用方形扁平无引脚 (QFN)-32 5mm x 5mm 封装，其工业温度范围为–40°C 至 85°C。
• 能够过度驱动 LVCOMS 信号高达 50MHz 的晶振输入

应用范围

• 无线和有线基础设施
• 网络和数据通信
• 医疗成像
• 便携式测试和测量
• 高端 A/V

• Function
• Single-ended
• Additive RMS jitter (Typ) (fs)
• 25
• Output frequency (Max) (MHz)
• 200
• Number of outputs
• 10
• Output supply voltage (V)
• 1.5, 1.8, 2.5, 3.3
• Core supply voltage (V)
• 2.5, 3.3
• Output skew (ps)
• 50
• Features
• 1:10 fanout, Level translation
• Operating temperature range (C)
• -40 to 85
• Rating
• Catalog
• Output type
• LVCMOS
• Input type
• HCSL, LVCMOS, LVDS, LVPECL, SSTL, XTAL

CDCLVC1310的完整型号有：CDCLVC1310RHBR，以下是这些产品的关键参数及官网采购报价：

CDCLVC1310RHBR，工作温度：-40 to 85，封装：VQFN (RHB)-32，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAU，TI官网CDCLVC1310RHBR的批量USD价格：2.21（1000+）

CDCLVC1310-EVM — CDCLVC1310 评估模块

CDCLVC1310 是一款高度多样化的低抖动、低功耗时钟扇出缓冲器，可分配多达 10 组低抖动 LVCMOS 时钟输出。 时钟来源于 3 组输入中的 1 组，其主输入与二级输入支持差分或单端信号，而第 3 组输入则是晶振输入。

CDCLVC1310 IBIS Model

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。