CDCLVP111 时钟驱动器使用最小的时分偏斜将 LVPECL 输入的一个差分时钟对 (CLK0，CLK1) 分频为差分 LVPECL 时钟 (Q0，Q9) 输出的十个对。 CDCLVP111 可接受两个时钟源进入同一个输入复用器。 CDCLVP111 专门设计用于驱动器 50? 传输线路。 当一个输出引脚不被使用时，建议将其保持在开状态以减少功耗。 如果只使用差分对中的输出引脚中的一个，那么其它输出引脚必须被同样地端接至 50?。

如果要求单端输入运行，V_BB基准电压输出被使用。 在这种情况下，V_BB引脚应该被连接至CLK0并由一个 10nF 电容器旁通至接地 (GND)。

然而，要实现高达 3.5GHz 的高速性能，强烈建议使用差分模式。

CDCLVP111 额定工作温度范围是 -55°C至 125°C。

• 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
• 与低压发射器耦合逻辑 (LVECL) 和 LVPECL 完全兼容
• 支持 2.375V 至 3.8V 的宽电源电压范围
• 通过 CLK_SEL 可选择时钟输入
• 针对时分应用的低输出偏斜（典型值 15ps）
  • 额外抖动少于 1ps
  • 传播延迟少于 355ps
  • 开输入缺省状态
  • 低压差分信令 (LVDS)，电流模式逻辑 (CML)，短截线串联端接逻辑 (SSTL) 输入兼容
• 针对单端计时的 VBB基准电压输出
• 采用 32 引脚薄型方形扁平 (LQFP) 封装
• 频率范围介于 DC 至 3.5GHz 之间
• 与 MC100 系列 EP111，ES6111，LVEP111，PTN1111 引脚到引脚兼容

• Function
• Differential
• Additive RMS jitter (Typ) (fs)
• 40
• Output frequency (Max) (MHz)
• 3500
• Number of outputs
• 10
• Output supply voltage (V)
• 2.5, 3.3
• Core supply voltage (V)
• 2.5, 3.3
• Output skew (ps)
• 50
• Features
• 1:10 fanout
• Operating temperature range (C)
• -55 to 125
• Rating
• HiRel Enhanced Product
• Output type
• LVPECL
• Input type
• CML, LVDS, LVPECL, SSTL

CDCLVP111-EP的完整型号有：CDCLVP111MVFREP、V62/12624-01XE，以下是这些产品的关键参数及官网采购报价：

CDCLVP111MVFREP，工作温度：-55 to 125，封装：LQFP (VF)-32，包装数量MPQ：1000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：NIPDAU，TI官网CDCLVP111MVFREP的批量USD价格：19.164（1000+）

V62/12624-01XE，工作温度：-55 to 125，封装：LQFP (VF)-32，包装数量MPQ：1000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：NIPDAU，TI官网V62/12624-01XE的批量USD价格：19.164（1000+）

CDCLVP111 IBIS Model Version 2.0 (Rev. B)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。