The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1204 is characterized for operation from –40°C to +85°C.

• 2:4 Differential Buffer
• Selectable Clock Inputs Through Control Terminal
• Universal Inputs Accept LVPECL, LVDS, and LVCMOS/LVTTL
• Four LVPECL Outputs
• Maximum Clock Frequency: 2 GHz
• Maximum Core Current Consumption: 45 mA
• Very Low Additive Jitter: <100 fs, RMS in 10-kHz to 20-MHz Offset Range:
  • 57 fs, RMS (typical) at 122.88 MHz
  • 48 fs, RMS (typical) at 156.25 MHz
  • 30 fs, RMS (typical) at 312.5 MHz
• 2.375-V to 3.6-V Device Power Supply
• Maximum Propagation Delay: 450 ps
• Maximum Output Skew: 15 ps
• LVPECL Reference Voltage, VAC_REF, Available for Capacitive-Coupled Inputs
• Industrial Temperature Range: –40°C to +85°C
• Supports 105°C PCB Temperature (Measured at Thermal Pad)
• ESD Protection Exceeds 2 kV (HBM)

• Function
• Differential
• Additive RMS jitter (Typ) (fs)
• 57
• Output frequency (Max) (MHz)
• 2000
• Number of outputs
• 4
• Output supply voltage (V)
• 2.5, 3.3
• Core supply voltage (V)
• 2.5, 3.3
• Output skew (ps)
• 15
• Features
• 2:4 fanout
• Operating temperature range (C)
• -40 to 85
• Rating
• Catalog
• Output type
• LVPECL
• Input type
• LVCMOS, LVDS, LVPECL

CDCLVP1204的完整型号有：CDCLVP1204RGTR、CDCLVP1204RGTT，以下是这些产品的关键参数及官网采购报价：

CDCLVP1204RGTR，工作温度：-40 to 85，封装：VQFN (RGT)-16，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAU，TI官网CDCLVP1204RGTR的批量USD价格：2.957（1000+）

CDCLVP1204RGTT，工作温度：-40 to 85，封装：VQFN (RGT)-16，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAU，TI官网CDCLVP1204RGTT的批量USD价格：3.548（1000+）

CDCLVP1204EVM — CDCLVP1204 评估模块

CDCLVP1204 是一款高性能、低附加相位噪声时钟缓冲器。它具有两个通用输入缓冲器，支持单端或差动时钟输入，可通过控制引脚进行选择。该器件还具有片上偏压发生器，它可以为器件输入提供 LVPECL 共模电压。此评估模块 (EVM) 旨在演示 CDCLVP1204 的电性能。这个完全组装且经过工厂测试的评估板允许对 CDCLVP1204 的所有功能进行全面验证。为达到最佳性能，该评估板配备有 50Ω SMA 连接器和受控良好的 50Ω 阻抗微带传输线。

CDCLVP1204RGT HSpice Model

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。

TIDA-00352 — SDI 视频聚合参考设计

这款经过验证的参考设计是一个完整的四通道 SDI 聚合与解聚解决方案。使用一个 TLK10022 将四个同步 HD-SDI 源聚合到一条 5.94 Gbps 串行链路中。串行数据经由铜缆或光缆传输；使用另一个 TLK10022 来解聚并无缝重现原始视频内容。

TIDA-00309 — DisplayPort 视频 4:1 聚合参考设计

这款经过验证的参考设计是一个完整的四通道 DisplayPort 聚合与解聚解决方案。其中使用一个 TLK10022 将四个同步 DisplayPort (DP) 源一起聚合到一条 10.8 Gbps 串行链路中。串行数据经由铜缆或光缆传输，其中使用另一个 TLK10022 来解聚并无缝重现原始视频内容。

TIDA-00269 — 千兆以太网链路聚合器参考设计

千兆位以太网链路聚合器参考设计采用了 TLK10081 器件，这是一种多速率链路聚合器，用于高速双向点对点数据传输系统，可将低速串行链路多路复用为高速串行链路，从而降低物理链路的数目。此参考设计帮助客户降低需要在应用中实施和管理的串行链路的数目。TLK10081 让客户可以聚合与解聚多个串行链路 - 所有类型的串行链路，包括原始数据类型。此外，还采用 CDCM6208 器件，该器件可以向没有极低抖动时钟输入（或不符合系统的抖动要求）的客户系统中的 TLK10081 提供该时钟输入。通道 A 的高速信号已经被路由到 SFP+ 模块，以便在实施光缆配置的系统中轻松评估。通道 B (...)

TIDA-00234 — 用于具有两个或更多 SFP+ 光纤端口的系统的双通道 XAUI 转 SFI 参考设计

TIDA-00234 XAUI 至 SFI 参考设计适用于企业和服务提供商网络应用，如实现多个 10G 以太网兼容光学 (SFP+) 端口的以太网交换机和路由器等。该参考设计采用 TLK10232 器件，该器件是最紧凑型双通道 XAUI 至 SFI 收发器，在同类产品中具有最低的功耗。此参考设计允许访问由 TLK10232（通过 SMA 连接器）或 SFP+ 模块（通过 SFP+ 光学模块仓）生成的高速信号（高达 10Gbps）。此外，还采用 CDCM6208 器件，该器件可以向没有极低抖动时钟输入（或不符合系统的抖动要求）的客户系统中的 TLK10232 提供该时钟输入。