CDCM9102 是一款为诸如 PCI Express的通信标准提供基准时钟而设计的低抖动时钟生成器. 该器件最高支持 PCIE 3 代，易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL，LVDS，或者一对 LVCMOS 缓冲器。HCSL 信号传输由交流耦合网络提供支持。用户配置捆绑器件引脚所需的输出缓冲器类型。此外，提供一个单端 25 MHz 时钟输出端口。这一端口的使用包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟生成器提供一个基准时钟。所有生成的时钟来自一个单一外部 25MHz 晶体。

• 包括锁相环路 (PLL)、压控振荡器 (VCO)、和回路过滤器的集成型低噪声时钟生成器
• 2 个低噪声 100MHz 时钟（低电压正射极耦合逻辑 (LVPECL)，低压差分信号 (LVDS)，或者低压 CMOS (LVCOMS) 对）
  • 支持高速电流控制逻辑 (HCSL) 信号传输电平 （交流耦合）
  • 典型周期抖动：峰值到峰值 (pk-pk) 21ps
  • 典型随机抖动：510ps RMS
  • 由引脚设定的输出类型
• 附加单端 25MHz 输出
• 集成晶振输入接受 25MHz 晶振
• 输出使能引脚，可关断器件和输出
• 32 引脚 5mm × 5mm 超薄型四方扁平无引线 (VQFN) 封装
• 静电放电 (ESD) 保护超过 2000V 人体模型 (HBM) 和 500V 带电器件模型 (CDM)
• 工业温度范围（-40°C 至 85°C）
• 3.3V 电源

应用范围

• PCI Express 1 代、2 代和 3 代的基准时钟生成
• 通用计时

All trademarks are the property of their respective owners.

• Function
• Clock generator
• Number of outputs
• 2
• Output frequency (Max) (MHz)
• 1296
• Core supply voltage (V)
• 3.3
• Output supply voltage (V)
• 3.3
• Input type
• LVPECL
• Output type
• LVDS
• Operating temperature range (C)
• -40 to 85
• Features
• 3.3-V VCC/VDD, Pin programmable
• Rating
• Catalog

CDCM9102的完整型号有：CDCM9102RHBR、CDCM9102RHBT，以下是这些产品的关键参数及官网采购报价：

CDCM9102RHBR，工作温度：-40 to 85，封装：VQFN (RHB)-32，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAUAG，TI官网CDCM9102RHBR的批量USD价格：1.866（1000+）

CDCM9102RHBT，工作温度：-40 to 85，封装：VQFN (RHB)-32，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAUAG，TI官网CDCM9102RHBT的批量USD价格：2.239（1000+）

CDCM9102EVM — CDCM9102 评估模块

CDCM9102EVM 是 CDCM9102 的评估模块，它是一种低振动时钟发生器，旨在为通信标准（如 PCI Express）提供基准时钟。此器件易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL、LVDS，或者一对 LVCMOS 缓冲器。使用一个 ac 耦合网络来支持 HCSL 信令。用户配置捆绑器件引脚所需的输出缓冲器类型。此外，还提供一个单端 25 MHz 时钟输出端口。此端口的用途包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟发生器提供一个基准时钟。所有生成的时钟均来自一个单一外部 25MHz (...)

EVMX777BG-01-00-00 — J6Entry、RSP 和 TDA2E-17 CPU 板评估模块

J6Entry、RSP 和 TDA2E-17 CPU 板 EVM 是一种评估平台，用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱以及 ADAS 应用的开发速度，并缩短其上市时间。CPU 板集成了并行摄像头接口、CAN、千兆位以太网、FPD-Link、USB3.0 和 HDMI 等主要外设。

EVMX777G-01-20-00 — J6Entry/RSP 信息娱乐（CPU + 显示屏 + JAMR3）评估模块

J6Entry/RSP EVM 是一种评估平台，用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱等应用的开发速度，并缩短其上市时间。

主 CPU 板集成了以太网或 HDMI 等主要外设，而信息娱乐应用子板 (JAMR3) 和 LCD/TS 子板将补充 CPU 板，从而提供完整的系统以快速开始评估和应用开发。

CDCM9102 IBIS Model

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。

TIDEP-0075 — 工业通信网关 PROFINET IRT 转 PROFIBUS 主设备参考设计

PROFINET 可实现高速、确定性通信和企业连接，因此正在成为自动化领域的主要工业以太网协议。但是，PROFIBUS 是世界上常用的现场总线协议，出于保护过往投资的原因，该协议在未来许多年内仍会占有重要地位并将得到沿用。认识到制炼厂中的混合特性，此参考设计是将现有现场总线技术迁移到基于 Sitara™ AM57x 处理器的可编程实时单元和工业通信子系统 (PRU-ICSS) 的实时以太网网络的一个组成部分。此设计在 AM572x 上演示了 PROFIBUS 主设备和 PROFINET IRT 设备，协议栈同时在 ARM Cortex-A15 核心上运行，而整个 (...)

TIDEP0078 — 适用于 AM572x 的 OPC UA 数据访问服务器参考设计

OPC UA 是一种工业机器对机器协议，设计用于在工业 4.0 下连接的所有机器之间实现互操作性和通信。此参考设计演示了 Matrikon OPC™ OPC UA 服务器开发工具包 (SDK) 的使用方法，允许使用嵌入在项目或设计中运行的 OPC-UA 数据访问 (DA) 服务器进行通信。OPC UA DA 处理实时数据，适用于时间对数据而言至关重要的工业自动化应用。提供了一个参考 OPC UA 服务器部署，用于访问 AM572x IDK 的 GPIO 功能。可以扩展参考代码，以便提供 AM572x IDK 板可以访问的任何数据的 OPC UA 接口，包括通过 (...)

TIDEP0076 — 基于 AM572x 处理器并采用 DLP 结构光的 3D 机器视觉参考设计

TIDEP0076 3D 机器视觉设计介绍了基于结构光原理的嵌入式 3D 扫描仪。将数码相机与 Sitara™ AM57xx 处理器片上系统 (SoC) 搭配使用，采集来自基于 DLP4500 的投影仪的反射光图形。可在 AM57xx 处理器 SoC 内执行已采集图形的后续处理，并计算物体的 3D 点云及其 3D 可视化。此设计提供了一款嵌入式解决方案，在基于主机 PC 的实施中具有功率、简洁性、成本和尺寸方面的优势。

TIDEP0046 — 关于 AM57x 使用 OpenCL 实现 DSP 加速的蒙特卡罗模拟参考设计

TI 基于 ARM Cortex-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用中通常需要的高信号和数据处理任务。AM57x OpenCL 实施方案便于用户利用 DSP 加速来执行高度计算任务，同时使用标准编程模型和语言，从而无需深度了解 DSP 架构。TIDEP0046 TI 参考设计举例说明了如何使用 DSP 加速来利用标准 C/C++ 代码生成极长的普通随机数序列。

TIDEP0047 — 采用 TI AM57x 处理器时的电源和散热设计注意事项参考设计

这是一个基于 AM57x 处理器和配套的 TPS659037 电源管理集成电路 (PMIC) 的参考设计。此设计特别强调了使用 AM57x 和 TPS659037 设计的系统的重要电源和热设计注意事项和技术。它包括有关电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、估计功耗和功耗摘要的参考资料和文档。