The LMK0480x family is the industry’s highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides low-noise jitter cleaner functionality while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When paired with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

• Ultra-Low RMS Jitter Performance
  • 111 fs RMS Jitter (12 kHz to 20 MHz)
  • 123 fs RMS Jitter (100 Hz to 20 MHz)
• Dual Loop PLLatinum? PLL Architecture
• PLL1
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Holdover Mode when Input Clocks are Lost
  • Automatic or Manual Triggering/Recovery
• PLL2
  • Normalized PLL Noise Floor of –227 dBc/Hz
  • Phase Detector Rate up to 155 MHz
  • OSCin Frequency-Doubler
  • Integrated Low-Noise VCO
• 2 Redundant Input Clocks with LOS
  • Automatic and Manual Switch-Over Modes
• 50 % Duty Cycle Output Divides, 1 to 1045 (Even and Odd)
• 12 LVPECL, LVDS, or LVCMOS Programmable Outputs
• Digital Delay: Fixed or Dynamically Adjustable
• 25 ps Step Analog Delay Control.
• 14 Differential Outputs. Up to 26 Single Ended.
  • Up to 6 VCXO/Crystal Buffered Outputs
• Clock Rates of up to 1536 MHz
• 0-Delay Mode
• Three Default Clock Outputs at Power Up
• Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
• Industrial Temperature Range: –40 to 85°C
• 3.15-V to 3.45-V Operation
• 2 Dedicated Buffered/Divided OSCin Clocks
• Package: 64-Pin WQFN (9.0 × 9.0 × 0.8 mm)

• Function
• Cascaded PLLs
• Number of outputs
• 14
• RMS jitter (fs)
• 111
• Output frequency (Min) (MHz)
• 0.22
• Output frequency (Max) (MHz)
• 2600
• Input type
• LVCMOS, LVDS, LVPECL
• Output type
• LVCMOS, LVDS, LVPECL
• Supply voltage (Min) (V)
• 3.15
• Supply voltage (Max) (V)
• 3.45
• Features
• 0 Delay
• Operating temperature range (C)
• -40 to 85

LMK04806的完整型号有：LMK04806BISQ/NOPB、LMK04806BISQE/NOPB、LMK04806BISQX/NOPB，以下是这些产品的关键参数及官网采购报价：

LMK04806BISQ/NOPB，工作温度：-40 to 85，封装：WQFN (NKD)-64，包装数量MPQ：1000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网LMK04806BISQ/NOPB的批量USD价格：10.106（1000+）

LMK04806BISQE/NOPB，工作温度：-40 to 85，封装：WQFN (NKD)-64，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网LMK04806BISQE/NOPB的批量USD价格：10.106（1000+）

LMK04806BISQX/NOPB，工作温度：-40 to 85，封装：WQFN (NKD)-64，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网LMK04806BISQX/NOPB的批量USD价格：8.422（1000+）

DAC34SH84EVM — DAC34SH84 评估模块

The DAC34SH84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.5 GSPS DAC34SH84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)

LMK04806BEVAL — 具有双级联 PLL 和集成 2.5 GHz VCO 的时钟抖动消除器

The LMK04800 family is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum? architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using (...)

TSW1265EVM — 宽带双路接收器参考设计和评估平台

TSW1265EVM 是一款宽带双路接收器参考设计和评估平台。信号链通过双通道下变频混频器、LMH6521 双通道 DVGA、和 ADS4249 14 位 250 MSPS ADC 允许从射频到位的转换。TSW1265EVM 还包括 LMK04800 双 PLL 时钟抖动清除器和发生器，用以提供板载低噪音计时解决方案。还提供软件 GUI 以允许对 ADS4249 和 LMK04800 进行配置。可通过 GUI 或通过具有 FPGA 的高速连接器控制 LMH6521 DVGA 增益。EVM 适合与 TSW1400EVM 讯号撷取和产生电路板配合使用，以撷取 ADS4249 (...)

TSW3084EVM — 完整射频信号链评估模块

TSW3084EVM 评估模块为电路板，可允许系统设计人员借助 LMK04806B 低噪声时钟发生器/抖动消除器，评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案，TSW3084EVM 包含用于为 DAC3484 数模转换器 (DAC) 提供计时的 LMK04806B，以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。

DAC3484 是四通道超低功耗 16 位 1.25 GSPS DAC，带有有效的多路复用的 16 位宽总线，可实现每个 DAC 输入速率为 312MSPS。

TRF3705 是高性能复数射频调制器，输出范围为 (...)

TSW30H84EVM — 完整射频信号链评估模块

TSW30H84EVM 评估模块为电路板，可允许系统设计人员借助 LMK04806B（请参见 LMK04800）低噪声时钟发生器/抖动消除器，评估德州仪器 (TI) 发射信号链路的总性能。作为易于使用的完整射频发射解决方案，TSW30H84EVM 包含用于为 DAC34H84 数模转换器 (DAC) 提供计时的 LMK04806B（请参见 LMK04800），以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。

DAC34H84 是四通道超低功耗 16 位 1.25 GSPS DAC，最大输入图形速率为 625MSPS/DAC。

TRF3705 (...)

TSW30SH84EVM — 完整射频信号链评估模块

TSW30SH84EVM 评估模块为电路板，可允许系统设计人员借助 LMK04800 低噪声时钟发生器/抖动消除器，评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案，TSW30SH84EVM 包含用于为 DAC34SH84 数模转换器 (DAC) 提供计时的 LMK04800，以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。

DAC34SH84 是四通道超低功耗 16 位 1.5 GSPS DAC，最大输入图形速率为 750MSPS/DAC。

TRF3705 是高性能复数射频调制器，输出范围为 300 MHz 至 4 (...)

CLOCKDESIGNTOOL — 时钟设计工具 - 环路滤波器和器件配置 + 仿真

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

TSW308x EVM Software (Rev. B)

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

LMK04806 IBIS Model (Rev. C)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。

TSW4806EVM Design Package Board rev A

此参考设计讨论与 TSW3100 信号发生器配合使用 TSW3085EVM 以测试 LTE 基带信号的相邻信道功率比 (ACPR) 和误差矢量幅度 (EVM) 测量。通过使用 TSW3100 LTE GUI，可将信号加载到由 DAC3482、TRF3705 和 LMK04806 构成的 TSW3085EVM。

TIDA-00072 — 宽带数字射频发送解决方案

TSW308x 是能够生成 600 MHz 连续射频频谱的宽带数字/射频转换传输解决方案的设计示例。此系统提供演示了如何使用 DAC34x8x、TRF3705 IQ 调制器和 LMK0480x 来实现目标。此参考 EVM 耦合了可在射频下产生任意窄带和宽带信号的信号发生器，如 TSW1400EVM。此设计中提供了如何产生符合标准的 WCDMA 测试信号的配置示例。