The LMK04832-SP is a high performance clock conditioner with JEDEC JESD204B support for space applications.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The LMK04832-SP can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover allows the LMK04832-SP to provide flexible high performance clocking trees.

The LMK04832-SP comes in a 10.9-mm × 10.9-mm, 64-pin CFP package.

• SMD #5962R1723701VXC
  • Total ionizing dose 100 krad (ELDRS-free)
  • SEL immune >120 MeV × cm2/mg
  • SEFI immune >120 MeV × cm2/mg
• Maximum clock output frequency: 3255 MHz
• Multi-mode: dual PLL, single PLL, and clock distribution
• 6-GHz external VCO or distribution input
• Ultra-low noise, at 2500 MHz:
  • 54-fs RMS jitter (12 kHz to 20 MHz)
  • 64-fs RMS jitter (100 Hz to 20 MHz)
  • –157.6-dBc/Hz noise floor
• Ultra-low noise, at 3200 MHz:
  • 61-fs RMS jitter (12 kHz to 20 MHz)
  • 67-fs RMS jitter (100 Hz to 100 MHz)
  • –156.5-dBc/Hz noise floor
• PLL2
  • PLL FOM of –230 dBc/Hz
  • PLL 1/f of –128 dBc/Hz
  • Phase detector rate up to 320 MHz
  • Two integrated VCOs: 2440 to 2600 MHz and 2945 to 3255 MHz
• Up to 14 differential device clocks
  • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS programmable outputs
• Up to 1 buffered VCXO/XO output
  • LVPECL, LVDS, 2xLVCMOS programmable
• 1-1023 CLKout divider
• 1-8191 SYSREF divider
• 25-ps step analog delay for SYSREF clocks
• Digital delay and dynamic digital delay for device clock and SYSREF
• Holdover mode with PLL1
• 0-delay with PLL1 or PLL2
• Ambient temperature range: –55 °C to 125 °C

• Function
• Dual-loop PLL, Single-loop PLL, Ultra-low jitter clock generator
• Number of outputs
• 15
• RMS jitter (fs)
• 54
• Output frequency (Max) (MHz)
• 3255
• Input type
• HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK)
• Output type
• CML, HSDS, LVCMOS, LVDS, LVPECL
• Supply voltage (Min) (V)
• 3.135
• Supply voltage (Max) (V)
• 3.465
• Features
• +/-25ppm, 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI
• Operating temperature range (C)
• -55 to 125, 25 to 25

LMK04832-SP的完整型号有：5962R1723701VXC、LMK04832W/EM、SN0064HBE，以下是这些产品的关键参数及官网采购报价：

5962R1723701VXC，工作温度：-55 to 125，封装：CFP (HBE)-64，包装数量MPQ：14个，MSL 等级/回流焊峰值温度：Level-1-NA-UNLIM，引脚镀层/焊球材料：NIAU，TI官网5962R1723701VXC的批量USD价格：35000（1000+）

LMK04832W/EM，工作温度：25 to 25，封装：CFP (HBE)-64，包装数量MPQ：14个，MSL 等级/回流焊峰值温度：Level-1-NA-UNLIM，引脚镀层/焊球材料：NIAU，TI官网LMK04832W/EM的批量USD价格：6500（1000+）

SN0064HBE，工作温度：25 to 25，封装：CFP (HBE)-64，包装数量MPQ：1个，MSL 等级/回流焊峰值温度：-，引脚镀层/焊球材料：-，TI官网SN0064HBE的批量USD价格：500（1000+）

LMK04832EVM-CVAL — 适用于 LMK04832-SP 符合 JESD204B 标准的超低噪声双环路时钟抖动清除器的评估模块

LMK04832EVM-CVAL 评估模块 (EVM) 为评估德州仪器 (TI)
LMK04832-SP 航空级超低噪声 JESD204B 双环路时钟抖动清除器的性能和特性
提供了平台。

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。

LMK04832-SP IBIS model (Rev. A)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。