LMK04906 是业界性能突出的时钟抖动衰减器，具备满足高性能计时应用需求的高级 功能， 可实现优异的时钟抖动消除、时钟生成和分配。

LMK04906 接受 3 个时钟输入，范围从 1kHz 到 500MHz，可生成 6 个唯一的时钟输出频率，范围从 284kHz 至 2.6GHz。LMK04906 也可缓冲一个晶振或 VCXO，用于生成第 7 个唯一时钟频率。

该器件几乎可提供 SONET、以太网、光纤通道和多模式无线基站所需的所有频率转换组合。

LMK04906 输入时钟频率和时钟倍频比可通过一个 SPI 接口编程。

• 超低均方根 (RMS) 抖动性能
  • 100fs RMS 抖动（12kHz 至 20MHz）
  • 123fs RMS 抖动（100Hz 至 20MHz）
• 双环路 PLLatinum?锁相环 (PLL) 架构
  • PLL1
    • 集成低噪声晶体振荡器电路
    • 输入时钟丢失时采用保持模式
      • 自动或手动触发/恢复
  • PLL2
    • 标准 [1Hz] PLL 本底噪声 -227dBc/Hz
    • 相位检测器速率高达 155MHz
    • OSCin 倍频器
    • 集成式低噪声压控振荡器 (VCO)
• 3 个具有 LOS 的冗余输入时钟
  • 自动和手动切换模式
• 50% 占空比输出分配，1 至 1045（偶数和奇数）
• 低电压正射极耦合逻辑 (LVPECL)，低压差分信令 (LVDS) 或低电压互补金属氧化物半导体 (LVCMOS) 可编程输出
• 精密数字延迟，固定或动态可调
• 25ps 步长模拟延迟控制。
• 6 个差分输出。高达 12 个单端输出。
  • 多达 5 个 VCXO / 晶振缓冲输出
• 高达 2600MHz 的时钟速率
• 0 延迟模式
• 加电时 3 个缺省时钟输出
• 多模式：双 PLL，单 PLL 和时钟分配
• 工业温度范围：–40°C 至 85°C
• 3.15V 至 3.45V 工作电压
• 封装：64 引脚 WQFN (9mm × 9mm × 0.8mm)

• Function
• Dual-loop PLL
• Number of outputs
• 7
• RMS jitter (fs)
• 100
• Output frequency (Min) (MHz)
• 0.22
• Output frequency (Max) (MHz)
• 2600
• Input type
• LVCMOS, LVDS, LVPECL
• Output type
• LVCMOS, LVDS, LVPECL
• Supply voltage (Min) (V)
• 3.15
• Supply voltage (Max) (V)
• 3.45
• Features
• 0 Delay
• Operating temperature range (C)
• -40 to 85

LMK04906的完整型号有：LMK04906BISQ/NOPB、LMK04906BISQE/NOPB、LMK04906BISQX/NOPB，以下是这些产品的关键参数及官网采购报价：

LMK04906BISQ/NOPB，工作温度：-40 to 85，封装：WQFN (NKD)-64，包装数量MPQ：1000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网LMK04906BISQ/NOPB的批量USD价格：6.853（1000+）

LMK04906BISQE/NOPB，工作温度：-40 to 85，封装：WQFN (NKD)-64，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网LMK04906BISQE/NOPB的批量USD价格：6.853（1000+）

LMK04906BISQX/NOPB，工作温度：-40 to 85，封装：WQFN (NKD)-64，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-3-260C-168 HR，引脚镀层/焊球材料：SN，TI官网LMK04906BISQX/NOPB的批量USD价格：5.711（1000+）

LMK04906BEVAL — 具有双路级联 PLL 和集成 2.5 GHz VCO 的三输入、七输出时钟抖动消除器

The LMK04906 is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using a low (...)

CLOCKDESIGNTOOL — 时钟设计工具 - 环路滤波器和器件配置 + 仿真

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

CODELOADER — CodeLoader 器件寄存器编程

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

LMK04906 IBIS Model (Rev. C)

PSpice for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助?PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在?PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。