- 制造厂商：TI
- 产品类别：逻辑和电压转换
- 技术类目：逻辑门 - 或门
- 功能描述：4 通道、2 输入、1.65V 至 3.6V 或门
- 点击这里打开及下载SN74ALVC32的技术文档资料
- TI代理渠道，提供当日发货、严格的质量标准，满足您的目标价格
This quadruple 2-input positive-OR gate is designed for 1.65-V to 3.6-V VCC operation.
The SN74ALVC32 performs the Boolean function Y = (A\ • B\)\ OR Y = A + B in positive logic.
- Operates From 1.65 V to 3.6 V
- Max tpd of 2.8 ns at 3.3 V
- ±24-mA Output Drive at 3.3 V
- Latch-Up Performance Exceeds 250 mA Per JESD 17
- ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
- Technology Family
- ALVC
- Supply voltage (Min) (V)
- 1.65
- Supply voltage (Max) (V)
- 3.6
- Number of channels (#)
- 4
- Inputs per channel
- 2
- IOL (Max) (mA)
- 24
- IOH (Max) (mA)
- -24
- Input type
- Standard CMOS
- Output type
- Push-Pull
- Features
- Ultra high speed (tpd <5ns)
- Data rate (Max) (Mbps)
- 150
- Rating
- Catalog
- Operating temperature range (C)
- -40 to 85
SN74ALVC32的完整型号有：SN74ALVC32D、SN74ALVC32DGVR、SN74ALVC32DR、SN74ALVC32NSR、SN74ALVC32PW、SN74ALVC32PWR，以下是这些产品的关键参数及官网采购报价：
SN74ALVC32D，工作温度：-40 to 85，封装：SOIC (D)-14，包装数量MPQ：50个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74ALVC32D的批量USD价格：.302（1000+）
SN74ALVC32DGVR，工作温度：-40 to 85，封装：TVSOP (DGV)-14，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74ALVC32DGVR的批量USD价格：.102（1000+）
SN74ALVC32DR，工作温度：-40 to 85，封装：SOIC (D)-14，包装数量MPQ：2500个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74ALVC32DR的批量USD价格：.102（1000+）
SN74ALVC32NSR，工作温度：-40 to 85，封装：SO (NS)-14，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74ALVC32NSR的批量USD价格：.112（1000+）
SN74ALVC32PW，工作温度：-40 to 85，封装：TSSOP (PW)-14，包装数量MPQ：90个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74ALVC32PW的批量USD价格：.302（1000+）
SN74ALVC32PWR，工作温度：-40 to 85，封装：TSSOP (PW)-14，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74ALVC32PWR的批量USD价格：.102（1000+）
14-24-LOGIC-EVM — 支持 14 到 24 引脚 PW、DB、D、DW、NS、DYY 和 DGV 封装的通用逻辑 EVM
该 EVM 设计用于支持采用 14 至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
