The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire V_CC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using I_off. The I_off circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.

• Latch-Up Performance Exceeds 100 mA Per JESD78, ClassII
• ESD Performance Tested Per JESD 22
  • 2000-V Human-Body Model (A114-B, Class II)
  • 1000-V Charged-Device Model (C101)
• Available in the Texas Instruments NanoStar? Package
• Low Static-Power Consumption (ICC = 0.9 μA Maximum)
• Low Dynamic-Power Consumption (Cpd = 4.3 pF Typical at 3.3 V)
• Low Input Capacitance (Ci = 1.5 pF Typical)
• Low Noise – Overshoot and Undershoot <10% of VCC
• Ioff Supports Partial-Power-Down Mode Operation
• Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input (Vhys = 250 mV Typical at 3.3 V)
• Wide Operating VCC Range of 0.8 V to 3.6 V
• Optimized for 3.3-V Operation
• 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
• tpd = 4.4 ns Maximum at 3.3 V
• Suitable for Point-to-Point Applications

• Number of channels (#)
• 1
• Technology Family
• AUP
• Supply voltage (Min) (V)
• 0.8
• Supply voltage (Max) (V)
• 3.6
• Input type
• Standard CMOS
• Output type
• Push-Pull
• Clock Frequency (Max) (MHz)
• 260
• IOL (Max) (mA)
• 4
• IOH (Max) (mA)
• -4
• ICC (Max) (uA)
• 0.9
• Features
• Balanced outputs, Very high speed (tpd 5-10ns), Over-voltage tolerant inputs, Partial power down (Ioff)

SN74AUP1G80的完整型号有：SN74AUP1G80DBVR、SN74AUP1G80DBVT、SN74AUP1G80DCKR、SN74AUP1G80DCKT、SN74AUP1G80DPWR、SN74AUP1G80DRYR、SN74AUP1G80DSFR、SN74AUP1G80YFPR、SN74AUP1G80YZPR，以下是这些产品的关键参数及官网采购报价：

SN74AUP1G80DBVR，工作温度：-40 to 85，封装：SOT-23 (DBV)-5，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74AUP1G80DBVR的批量USD价格：0.106（1000+）

SN74AUP1G80DBVT，工作温度：-40 to 85，封装：SOT-23 (DBV)-5，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74AUP1G80DBVT的批量USD价格：0.306（1000+）

SN74AUP1G80DCKR，工作温度：-40 to 85，封装：SC70 (DCK)-5，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74AUP1G80DCKR的批量USD价格：0.066（1000+）

SN74AUP1G80DCKT，工作温度：-40 to 85，封装：SC70 (DCK)-5，包装数量MPQ：250个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74AUP1G80DCKT的批量USD价格：0.306（1000+）

SN74AUP1G80DPWR，工作温度：-40 to 85，封装：X2SON (DPW)-5，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74AUP1G80DPWR的批量USD价格：0.117（1000+）

SN74AUP1G80DRYR，工作温度：-40 to 85，封装：SON (DRY)-6，包装数量MPQ：5000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAUAG，TI官网SN74AUP1G80DRYR的批量USD价格：0.117（1000+）

SN74AUP1G80DSFR，工作温度：-40 to 85，封装：SON (DSF)-6，包装数量MPQ：5000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74AUP1G80DSFR的批量USD价格：0.127（1000+）

SN74AUP1G80YFPR，工作温度：PropertyValue，封装：DSBGA (YFP)-6，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：SNAGCU，TI官网SN74AUP1G80YFPR的批量USD价格：0.166（1000+）

SN74AUP1G80YZPR，工作温度：-40 to 85，封装：DSBGA (YZP)-5，包装数量MPQ：3000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：SNAGCU，TI官网SN74AUP1G80YZPR的批量USD价格：0.176（1000+）

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑 EVM

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。

SN74AUP1G80 IBIS Model (Rev. B)

TIDA-01054 参考设计采用 LM53635 降压转换器，可帮助消除 EMI 对高于 16 位的数据采集 (DAQ) 系统的性能降低影响。借助该降压转换器，设计人员可以将电源解决方案放置在靠近信号路径的位置，而不会产生不必要的 EMI 噪声降级，同时可以节省布板空间。该设计使用 20 位 1MSPS SAR ADC 支持 100.13dB 的系统 SNR 性能，这基本匹配使用外部电源时的 100.14dB SNR 性能。

TIDA-01055 — 用于高性能 DAQ 系统的 ADC 电压基准缓冲器优化参考设计

适用于高性能 DAQ 系统的 TIDA-01055 参考设计优化了 ADC 基准缓冲器，以提高 SNR 性能并降低功耗（使用 TI OPA837 高速运算放大器）。该器件用于复合缓冲器配置，与传统运算放大器相比，将功耗降低了 22%。具有集成缓冲器的电压基准源通常缺少在高通道数系统中实现最佳性能所需的驱动强度。该参考设计能够驱动多个 ADC 并实现 15.77 位的系统 ENOB（使用 18 位 2MSPS SAR ADC）。

TIDA-01057 — 用于最大限度提高 20 位 ADC 的信号动态范围以实现真正 10Vpp 差分输入的参考设计

This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)

TIDA-01056 — 用于在最大限度地减小 EMI 的同时优化供电效率的 20 位 1MSPS DAQ 参考设计

该适用于高性能数据采集 (DAQ) 系统的参考设计优化了功率级，以降低功耗并最大程度地减小开关稳压器的 EMI 影响（通过使用 LMS3635-Q1 降压转换器）。与 LM53635 降压转换器相比，该参考设计可在最轻负载电流下将效率提高 7.2%，从而实现 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。

TIDA-01051 — 优化 FPGA 利用率和自动测试设备数据吞吐量的参考设计

TIDA-01051 参考设计用于演示极高通道数数据采集 (DAQ) 系统（如用在自动测试设备 (ATE) 中的系统）经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器（如 TI DS90C383B）将多个同步采样 ADC 输出与几个 LVDS 线结合，可显著减少主机 FPGA 必须处理的引脚数量。因此，单个 FPGA 可处理的 DAQ 通道数量大幅增加，而且电路板布线的复杂性也大大降低。

TIDA-01050 — 适用于 18 位 SAR 数据转换器的模拟前端优化型 DAQ 系统参考设计

TIDA-01050 参考设计是为了改善通常与自动测试设备相关的集成、功耗、性能和时钟问题。该设计适用于任何 ATE 系统，但还是最适用于需要大量输入通道的系统。

TIDA-01052 — 使用负电源输入改进满标量程 THD 的 ADC 驱动器参考设计

TIDA-01052 参考设计旨在突显在模拟前端驱动器放大器上使用负电压轨而不是接地所致的系统性能提升。此概念与所有模拟前端有关，但此设计专门针对自动测试设备。