This 8-bit noninverting bus transceiver uses two separate configurable power-supply rails. The SN74LVC8T245 is optimized to operate with V_CCA and V_CCB set at 1.65 V to 5.5 V. The A port is designed to track V_CCA. V_CCA accepts any supply voltage from 1.65 V to 5.5 V. The B port is designed to track V_CCB. V_CCB accepts any supply voltage from 1.65 V to 5.5 V. This allows for universal low-voltage bidirectional translation between any of the 1.8-V, 2.5-V, 3.3-V, and 5.5-V voltage nodes.

The SN74LVC8T245 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input and the output-enable (OE) input activate either the B-port outputs or the A-port outputs or place both output ports into the high-impedance mode. The device transmits data from the A bus to the B bus when the B-port outputs are activated, and from the B bus to the A bus when the A-port outputs are activated. The input circuitry on both A and B ports is always active and must have a logic HIGH or LOW level applied to prevent excess I_CC and I_CCZ.

The SN74LVC8T245 is designed so that the control pins (DIR and OE) are supplied by V_CCA.

This device is fully specified for partial-power-down applications using I_off. The I_off circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The V_CC isolation feature ensures that if either V_CC input is at GND, all outputs are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE should be tied to V_CC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

• Control Inputs VIH/VIL Levels Are Referenced to VCCA Voltage
• VCC Isolation Feature – If Either VCC Input Is at GND, All Are in the High-Impedance State
• Fully Configurable Dual-Rail Design Allows Each Port to Operate Over the Full 1.65-V to 5.5-V Power-Supply Range
• Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
• ESD Protection Exceeds JESD 22
  • 4000-V Human-Body Model (A114-A)
  • 100-V Machine Model (A115-A)
  • 1000-V Charged-Device Model (C101)

• Technology Family
• LVC
• Applications
• GPIO
• Bits (#)
• 8
• High input voltage (Min) (Vih)
• 1.08
• High input voltage (Max) (Vih)
• 5.5
• Vout (Min) (V)
• 1.65
• Vout (Max) (V)
• 5.5
• IOH (Max) (mA)
• -32
• IOL (Max) (mA)
• 32
• Rating
• Catalog

SN74LVC8T245的完整型号有：SN74LVC8T245DBQR、SN74LVC8T245DBR、SN74LVC8T245DGVR、SN74LVC8T245DWR、SN74LVC8T245NSR、SN74LVC8T245PW、SN74LVC8T245PWR、SN74LVC8T245RHLR，以下是这些产品的关键参数及官网采购报价：

SN74LVC8T245DBQR，工作温度：-40 to 85，封装：SSOP (DBQ)-24，包装数量MPQ：2500个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245DBQR的批量USD价格：.526（1000+）

SN74LVC8T245DBR，工作温度：-40 to 85，封装：SSOP (DB)-24，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245DBR的批量USD价格：.526（1000+）

SN74LVC8T245DGVR，工作温度：-40 to 85，封装：TVSOP (DGV)-24，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245DGVR的批量USD价格：.526（1000+）

SN74LVC8T245DWR，工作温度：-40 to 85，封装：SOIC (DW)-24，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245DWR的批量USD价格：.526（1000+）

SN74LVC8T245NSR，工作温度：-40 to 85，封装：SO (NS)-24，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245NSR的批量USD价格：.658（1000+）

SN74LVC8T245PW，工作温度：-40 to 85，封装：TSSOP (PW)-24，包装数量MPQ：60个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245PW的批量USD价格：.631（1000+）

SN74LVC8T245PWR，工作温度：-40 to 85，封装：TSSOP (PW)-24，包装数量MPQ：2000个，MSL 等级/回流焊峰值温度：Level-1-260C-UNLIM，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245PWR的批量USD价格：.526（1000+）

SN74LVC8T245RHLR，工作温度：-40 to 85，封装：VQFN (RHL)-24，包装数量MPQ：1000个，MSL 等级/回流焊峰值温度：Level-2-260C-1 YEAR，引脚镀层/焊球材料：NIPDAU，TI官网SN74LVC8T245RHLR的批量USD价格：.552（1000+）

14-24-LOGIC-EVM — 支持 14 到 24 引脚 PW、DB、D、DW、NS、DYY 和 DGV 封装的通用逻辑 EVM

该 EVM 设计用于支持采用 14 至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

14-24-NL-LOGIC-EVM — Generic 14 through 24 pin non-leaded package evaluation module

Flexible EVM designed to support any logic or translation device that has a BQA, BQB, RGY (14-24 pin), RSV, RJW, or RHL package.

AVCLVCDIRCNTRL-EVM — 适用于方向控制双向转换器件、支持 AVC 和 LVC 的通用 EVM

该通用 EVM 旨在支持 1、2、4 和 8 通道 LVC 和 AVC 方向控制转换器件。它还以相同数量的通道支持总线保持和汽车 Q1 器件。AVC 是低电压转换器件，具有 12mA 的较低驱动强度。LVC 是 1.65 至 5.5V 的较高电压转换器件，具有 32mA 的较高驱动强度。

SN74LVC8T245 IBIS Model

该参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了硬件接口。该平台还使您能够在各种工业自动化设备中实现实时 EtherCAT 通信标准。该平台可以在工业自动化、工厂自动化或工业通信等应用中实现具有小占用空间、低功耗和单芯片解决方案的设计。

TIDEP0046 — 关于 AM57x 使用 OpenCL 实现 DSP 加速的蒙特卡罗模拟参考设计

TI 基于 ARM Cortex-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用中通常需要的高信号和数据处理任务。AM57x OpenCL 实施方案便于用户利用 DSP 加速来执行高度计算任务，同时使用标准编程模型和语言，从而无需深度了解 DSP 架构。TIDEP0046 TI 参考设计举例说明了如何使用 DSP 加速来利用标准 C/C++ 代码生成极长的普通随机数序列。

TIDEP0047 — 采用 TI AM57x 处理器时的电源和散热设计注意事项参考设计

这是一个基于 AM57x 处理器和配套的 TPS659037 电源管理集成电路 (PMIC) 的参考设计。此设计特别强调了使用 AM57x 和 TPS659037 设计的系统的重要电源和热设计注意事项和技术。它包括有关电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、估计功耗和功耗摘要的参考资料和文档。

TIDEP0022 — 具有集成 BiSS C 主控接口的 ARM MPU

BiSS C 主协议在工业通信子系统上的实施 (PRU-ICSS)。该设计提供可编程实时单元 (PRU) 的完整文档和源代码。

TIDEP0035 — 具有集成 HIPERFACE DSL 主接口的 ARM MPU 参考设计

该参考设计在工业通信子系统 (PRU-ICSS) 上实现了 HIPERFACE DSL 主协议。利用两线制接口，可以将位置反馈线集成到电机电缆中。该参考设计包含 AM437x PRU-ICSS 固件和 TIDA-00177 收发器参考设计。

TIDEP0050 — EnDat 2.2 系统参考设计

此参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了 EnDat 2.2 主协议栈和硬件接口。此设计由 EnDat 2.2 主协议栈、使用 RS-485 收发器的半双工通信，以及在 Sitara AM437x 工业开发工具包上实现的线路终端组成。此设计经过充分测试，符合 HEIDENHAIN EnDat 2.2 标准。除了 EnDat 位置反馈之外，AM437x IDK 还能够支持工业通信和电机驱动，如 AM437x 单芯片电机控制设计指南中所述。

TIDEP0057 — 基于 PRU-ICSS 并采用 AM437x 的多协议数字位置编码器主接口参考设计

这是一个具有可编程实时单元和工业通信子系统 (PRU-ICSS) 的 Sitara 处理器上的工业通信参考设计。此设计介绍集成式多协议数字位置编码器主接口支持。支持的数字位置编码器主协议是 EnDat 2.2、HIPERFACE DSL 和 BiSS C。集成多协议编码器主接口的优点是无需额外的现场可编程门阵列 (FPGA)、专用集成电路 (ASIC) 和可编程逻辑器件 (PLD) 即可工作，同时支持多种编码器协议以节省成本和减少布板空间。该参考设计利用了单芯片驱动器评估板 (TMDSIDK437X) 和绝对位置编码器参考设计 (TIDA-00179) 的通用数字接口。